FPGA与各组成器件之间互联的问题

FPGA与各组成器件之间互联的问题

（1）CPU所支持的接口。

（2）交互的业务。

对于不同所需的业务形式及处理器的类型，则可选择相应的接口形式，来传输具体的业务。现今主流FPGA中都提供的各种接口的IP。选择FPGA与各型CPU互联接口，一般选择主流的应用交互方案，特殊的接口缺少支撑IP，导致开发、调试、维护和兼容性的成本都较大，同时注意系统的持续演进的需要，如只在本项目使用一次，而下一项目或开发阶段已摒弃此类接口，则需提前规划技术路线。毕竟一个稳定、高效的接口互联是一个项目成功的基础。

FPGA与各组成器件之间互联 - FPGA的系统架构组成和器件互联问题---FPGA通常作为从设备与CPU连接

Serial RapidIO (SRIO)与PCIE

1.1 与PCIe的差异

典型的PCIe结构定义了一个以单个中央处理器为核心的计算机系统，比如我们常见的工控机、PXIe机箱控制器、服务器内的IO设备。从系统架构来看，这个结构的优势在于可有统一的软件驱动，软件模型，设备间具备优异的兼容性。兼容性才是王道，厂商就可以用一个标准包打天下。

图 1‑1 PCIe 互联架构

PCIe 的帧格式如下图所示。帧由 1 字节的帧起始、2 字节的序列号、16 或 20 字节的报头、0 到 4096 字节的数据字段、0 到 4 字节的 ECRC 字段、4 字节的 LCRC、和 1 字节的帧结束。数据字段中传输的位数越少，开销就越大。零字节数据字段会导致 100% 的开销，因为没有传输数据。

图 1‑2 帧格

图 1‑3 RapidIO 互联架构

RapidIO 由于比PCIe更简单、更高效、延迟更低等特点，已经在嵌入式领域、图像处理、通讯系统、军工航天有了大量的应用。

我们来看一个应用场景，在医学影像等图像处理领域，经常需要扩展单块DSP、FPGA的计算能力，这时候需要将多个DSP或者FPGA通过高速串口进行互联，此时RapidIO就是当前互换性最好的一个最佳选择，因为PCIe太过复杂，Xilinx的Auraro效率也不满足要求，并且互换性不好。

我们来看一下在RapidIO之前，实现多个DSP系统互联的方法：

图 1‑4 多个DSP设备通过网络互联

图 1‑5 多个DSP设备可以通过RapidIO 实现任意互联通讯

2 可用的验证硬件

目前具备SRIO接口的硬件不多，我们推荐2类可用的开发板：

2、Xilinx 的KC705等具备高速GTX/GTP接口的开发板，Xilinx提供了兼容SRIO 2.2的IP可供评估；

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。