基于FPGA/CPLD的嵌入式VGA显示系统设计

基于FPGA/CPLD的嵌入式VGA显示系统设计

1 基于 FPGA/CPLD的嵌入式VGA显示系统简介

2模块划分与模块功能定义

VGA时序发生器模块产生显示器所需的时序，这是完成设计的关键，时序稍有偏差，显示必然不正常，甚至会损坏彩色显示器。

3、 VGA时序分析

完成一行扫描所需时间称为水平扫描时间，其倒数称为行频率；完成一帧（整屏）扫描所需的时间称为垂直扫描时间，其倒数为垂直扫描频率，又称刷新频率，即刷新一屏的频率。

VGA的行时序如图 2所示：每一行都有一个负极性行同步脉冲（ Sync a），是数据行的结束标志，同时也是下一行的开始标志。在同步脉冲之后为显示后沿 （Back porch b），在显示时序段（Display interval c）显示器为亮的过程，RGB数据驱动一行上的每一个象素点，从而显示一行。在一行的最后为显示后沿（Back porch b）。在显示时序段（ Display interval c）之外没有图像投射到屏幕时插入消隐信号。同步脉冲（Sync a）、显示后沿（Back porch b）和显示前沿（Front porch d）都是在行消隐间隔内（ Horizontal Blanking Interval），当行消隐有效时， RGB 信号无效，屏幕不显示数据。

VGA的场时序与 VGA的行时序基本一样，如图 3所示，每一帧的负极性帧同步脉冲（Sync a）是一帧的结束标志，同时也是下一帧的开始标志。而显示数据是一帧的所有行数据。

几种常用的时序参数如表 1和表2 所示，首先，根据显示器的性能选择一种合适的VGA模式，然后由象素时钟频率和图像分辨率计算出行总周期数，再把表 1和表 2中给出的 a、 b、c、d各时序段的时间按照象素计数脉冲源频率折算成时钟周期数。在 FPGA/CPLD中用计数器和触发器，以计算出的各时序段时钟周期数为基准，产生不同宽度和周期的脉冲信号，再利用它们的逻辑组合构成图 2和图 3中的 a、b、c、d各时序段以及 ADV7125的空白信号 BLANK和同步信号 SYNC。

在显示时序段（ Display interval c），数据读写控制器从数据缓存区读取像素颜色，用这些颜色来控制输出设备（显示器）的亮度。

表 1：VGA行时序说明

4、 VGA显示器在雷达图像显示中的应用

最初，雷达显示器到重要作用，在于使雷达接收机到数据以一种可视的形式表现出来。操作员可以轻易而精确地检测目标的出现，提取目标的位置信息。随着数字信号处理和数字数据处理的进步，越来越多的检测和信息提取过用电子方法自动完成，因此操作员的任务越来越少。

雷达获取的信息是径向圆扫描方式属极坐标方式，所以早期船用雷达显示器是一种平面位置显示器，用极坐标表示，采用径向圆扫描方式，在这种扫描方式中，荧光屏上扫描线线径向扫描的数率取决于量程的大小。扫描线选转的速度取决于天线的转速。物标回波的亮度取决于回波视频的信号的幅度。物标回波及各种符号视频在屏上只能是天线每转一圈才能亮一下，在整个平面上亮度不均，且量程小，回波亮度越低，容易丢失小目标。

随着VGA显示器广泛应用，VGA显示器也开始应用在雷达显示上，但VGA显示起的扫描方式是从左到右到扫描和从上到下的帧扫，属于直角坐标的方式，而雷达获取的信息是径向圆扫描方式属极坐标方式，所以要实现雷达数据的 VGA显示首先要将雷达的极坐标信息转换成直角坐标信息存入存储器，再以直角扫描的方式从存储器中读出并显示出来。

5、VGA显示器在雷达应用中的优点与平面位置显示器相比，VGA显示器的在雷达图像显示上有了更大优势：

1）克服了平面位置显示器整个平面上亮度不均的缺点

2）避免显示器的图像的闪烁现象

3）便于彩色显示

4）便于采用计算机显示终端技术

5）降低了成本，提高了可靠性

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。