Xilinx原语IBUFDS、OBUFDS的使用及仿真

Xilinx原语IBUFDS、OBUFDS的使用及仿真

1、介绍 IBUFDS、和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。IBUFDS 用于差分输入，OBUFDS用于差分输出。

2、IBUFDS2.1、理论 IBUFDS是差分输入缓冲器，支持低压差分信号（如LVCMOS、LVDS等）。在IBUFDS中，一个电平接口用两个独特的电平接口（I和IB）表示。一个可以认为是主信号，另一个可以认为是从信号。

IBUFDS原语示意图如下所示：

端口说明如下表：

信号真值表如下：

DIFF_TERM、IBUF_LOW_PWR分别指定差分终端和性能模式，IOSTANDARD指定你需要输出的电平标准。

output out ); //---------------------------------------------------- IBUFDS #( .DIFF_TERM ("FALSE") , // Differential Termination .IBUF_LOW_PWR ("TRUE") , // Low power="TRUE", Highest .IOSTANDARD ("DEFAULT") // 选择I/O电平标准，这里选择默认 ) IBUFDS_inst ( .O (out) , // 输出 .I (data_p) , // 差分输入+(需要直接连接到顶层端口) .IB (data_n) // 差分输入-(需要直接连接到顶层端口) );

endmodule

每隔20ns分别随机生成2个1位2进制数据作为差分输入，观察输出，Testbench如下：

//------------------------------------------------ //--IBUFDS原语仿真 //------------------------------------------------ `timescale 1ns/1ns //时间单位/精度 //---------------------------------------------------- module tb_IBUFDS_test();

reg clk ; reg rst_n ; reg data_p ; reg data_n ;

wire out ; //---------------------------------------------------- IBUFDS_test IBUFDS_test_inst( .clk (clk) , .rst_n (rst_n) , .data_p (data_p) , .data_n (data_n) ,

.out (out) ); //---------------------------------------------------- initial begin clk = 1'b1; //初始时钟为1 rst_n data_p data_n #60 //60个时钟周期后 rst_n end //---------------------------------------------------------- always #10 clk = ~clk; //系统时钟周期20ns

always #20 data_p always #20 data_n

endmodule

仿真结果如下：

每隔20ns，2个差分输入端口分别随机生成2个1位2进制数据；输出输入符合上述的真值表。

OBUFDS原语示意图如下所示：

端口说明如下表：

信号真值表如下：

可以看出，输出+端与输入一致，输出-端与输入相反。

3.2、仿真 打开VIvado--Tools--Language Templates，搜索“OBUFDS”，可以找到Xilinx提供的模板如下：

OBUFDS #( .IOSTANDARD("DEFAULT"), // Specify the output I/O standard .SLEW("SLOW") // Specify the output slew rate ) OBUFDS_inst ( .O(O), // Diff_p output (connect directly to top-level port) .OB(OB), // Diff_n output (connect directly to top-level port) .I(I) // Buffer input );

其中IOSTANDARD指定你需要输出的差分电平标准，SLEW根据你的要求输出FAST或者SLOW。

接下来例化一个OBUFDS原语进行测试，Verilog代码如下：

//------------------------------------------------------------------------ //--OBUFDS测试模块 //------------------------------------------------------------------------ //---------------------------------------------------- module OBUFDS_test( input clk , //时钟，50M input rst_n , //复位，低电平有效 input data , //输入数据

output out_p , //输出数据，差分+ output out_n //输出数据，差分- ); //---------------------------------------------------- OBUFDS #( .IOSTANDARD ("DEFAULT") , // 选择I/O电平标准，这里选择默认 .SLEW ("SLOW") // 选择输出速率，这里选择SLOW ) OBUFDS_inst ( .O (out_p) , // 差分输出+(需要直接连接到顶层端口) .OB (out_n) , // 差分输出-(需要直接连接到顶层端口) .I (data) // 输入 );

endmodule

每隔20ns随机生成一个1位2进制数据，观察差分输出，Testbench如下：

//------------------------------------------------ //--OBUFDS原语仿真 //------------------------------------------------ `timescale 1ns/1ns //时间单位/精度 //---------------------------------------------------- module tb_OBUFDS_test(); reg clk ; reg rst_n ; reg data ;

wire out_p ; wire out_n ; //---------------------------------------------------- OBUFDS_test OBUFDS_test_inst( .clk (clk), .rst_n (rst_n), .data (data),

.out_p (out_p), .out_n (out_n) ); //---------------------------------------------------- initial begin clk = 1'b1; //初始时钟为1 rst_n data #60 //60个时钟周期后 rst_n end //---------------------------------------------------------- always #10 clk = ~clk; //系统时钟周期20ns always #20 data

endmodule

仿真结果如下：

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。