基于FPGA微秒级实时金融指数行情计算

基于FPGA微秒级实时金融指数行情计算

中国金融市场已经是全球最大的金融市场之一，随着市场规模的不断扩大，金融市场的功能发挥日益明显，服务相关产业和国民经济的能力不断提高。金融交易系统（例如股票交易系统）具有交易时间相对集中、交易指令和数据密集的特点，对交易系统处理速度具有很高的要求。近年来，资本市场的快速发展和算法交易技术（尤其是高频交易）在全世界范围内的应用，使得交易所在低交易延时领域面临着巨大的技术挑战。

在数据分析获取过程中，以太网的协议解析占据了很大的时间比例。如果采用一般的软件解包方法，时间一般延迟包括每一网络层的解包时间和中间数据的传输时间，时间延迟可达毫秒级甚至更高。考虑到降低整个系统的数据传输延迟，进而提升处理性能，提出以下两种解决方案。

针对本应用设计基于跨层解析的以太网数据分析模型。由于套利计算的数据源的包格式固定，封装简单，而且属于旁路数据，完全可以自行设计针对本应用的专用数据解析功能部分，方案优势和创新点在于在MAC层跨层解析数据以及包过滤，数据接收与解析时间重叠。采用状态机逐层进行包过滤，在有限机器周期内便可获得需要计算的数据，时间延迟可控制在微秒级。

基于FPGA的硬件以太网协议跨层解析能够降低传统软件协议栈的数据包处理固有延迟（可能占据整个延迟的80%以上开销），大大提高数据获取和预处理效率。

基于 FPGA 的千兆 TCP 硬协议栈，实现 TCP 与 FIFO 之间的数据连接，内部集成了千兆以太网 MAC 层，ARP 处理，TCP 处理等功能。RGMII 接口，直接连接 PHY 芯片，10/100/1000M 自适应。自动迅速的 ARP 响应。

硬逻辑的 TCP 协议栈，具有 listen 功能，可接受 1 个 TCP 连接，完整的三次握手建立

连接（syn）、数据快速重传、保活（keepalive）、窗口调整、被动关闭（fin）等功能。 可设置 MAC 地址，IP 地址，端口号，超时时间，以用于实时性高的场合可配置的缓冲区大小，以满足不同成本和性能的应用。

适用于 xilinx 的 FPGA，spartan-3 系列，spartan-6 系列，virtex-4/5/6/7 系列不同配置的性能。

实时金融指数行情计算模型与并行调度策略

研究实时金融指数（本计划书以股票ETF50为例）股票推导的计算模型与计算方法，根据数据计算类型的特点设计专用硬件处理单元的结构模型；

研究有限计算资源条件下的行情数据缓存与并行调度策略，研究硬件计算资源划分与共享技术；

基于FPGA的并行加速技术

研究基于FPGA的硬件千兆以太网数据获取技术，实现完全硬件的TCP/IP协议栈解析和数据包过滤；

研究行情驱动的大规模专用套利数据处理单元结构、数据缓存与并行分发机制以及数据流水调度算法。

研究面向同构计算单元（同种计算模型）和异构计算单元（异种推导模型）协同的FPGA资源划分技术，对资源进行优化配置，在有限计算资源条件下获得最高的并行加速性价比。

实时金融指数行情的可配置与可扩展技术，充分考虑FPGA专用逻辑特点提供计算模型的配置与合约推导的扩展方案。

研究实时金融指数行情数据的高速分发及应用接口技术，采用高速传输总线结构实现实时金融指数行情数据的提取和管理。

基于FPGA的并行加速技术方案

图7 FPGA计算系统结构图

北京太速科技有限公司 一直致力于大数据智能计算平台产品开发。基于 FPGA的微秒级实时金融平台 欢迎参与合作。 来源:北京太速科技有限公司

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。