FPGA 的高速数据采集设计之JESD204B部分详解

FPGA 的高速数据采集设计之JESD204B部分详解

与 LVDS 及 CMOS 接口相比，JESD204B 数据转换器串行接口标准可提供一些显著的优势，包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了，它具备如下系统级优势：

图 1：LVDS DAC 的 PCB 布局（左）；采用 JESD204B 的相同 DAC 的 PCB 布局（右）

这是不是意味着您要改用 JESD204B 接口？

不一定。与 LVDS 接口相比，JESD204B 的缺点是具有更长的绝对时延，这对于有些应用来说是不可接受的。

对于这种应用，您应该考虑 LVDS 接口，因此它没有在 JESD204B 上进行数据串行化的延迟。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。