TLC5620I与TMS320F2812的接口设计

TLC5620I与TMS320F2812的接口设计

1 引言

由图1可知，SPI模块数据传输由40、41、34、35引脚完成，其引脚功能见表1。

TMS320F2812支持125种不同的波特率和4种不同的时钟模式。根据SPI的工作模式(从动或主控)，引脚SPICLK可分别接收一个外部的SPI时钟信号或由片内提供SPI时钟信号。

在该设计中，SPI工作在主控模式，SPI时钟由片内的SPI产生并由SPICLK引脚输出。TMS320F2812波特率的设置是由系统的低速外设模块时钟频率LSPCLK和SPI主控制器中的SPIBRR寄存器的值决定的，其计算公式如下：

SPI波特率=LSPCLK／(SPIBRR+1)SPIBRR=3～127

SPI波特率=LSPCLK／4 SPIBRR="0"、1、2

引脚SPICLK上的四种不同的时钟模式是由时钟极性位和时钟相位位控制的，其中时钟极性位选择时钟有效沿为上升沿还是下降沿，时钟相位位则设定是否选择时钟的1/2周期延时。四种不同的时钟模式如表2所示。

3 TLC5620I简介

通过简单的3线串行总线可数字控制TLC5620I，此总线与CMOS兼容且易于与所有常用的微处理器作为控制器器件接口。11位的命令字由8位数据(D0～D7)，2个DAC选择位(A0、A1)和1个范围位(RNG)组成。后者允许在一倍或两倍输出范围之间作选择。DAC寄存器是双缓冲的，允许完整的新数值组写入器件，然后DAC输出通过LDAC端的控制同时更新。每个通道输出的电压V0由下式计算：

V0=REF×(CODE／256)×(1+RNG bit value)

式中，REF为相应通道基准电压，CODE是从数据位(D7～D0)计算出的十进制数，RNG是范围位串行控制字的0或1。

图2为TLC5620I和TMS320F2812的接口电路。

TMS320F2812在引脚SPISIMO上将数据输出，与之相对应的是TLC5620I的DATA数据接收引脚：TMS320F2812的SPICLK引脚和TLC5620I的CLK引脚相对应，二者共用串行时钟；TMS320F2812的IOPB1模拟控制TLC5620I的LOAD引脚电平，以锁存数据，更新输出电压。在数据传输时，有两种方式控制TLC5620I输出电压的更新：LOAD引脚控制更新和LDAC引脚控制更新。该设计采用LOAD引脚控制更新方式，此时，LDAC引脚接低电平。开始控制LOAD为高电平，数据在CLK引脚的每一个下降沿与时钟同步从DATA引脚输入。当所有的数据传输完毕时，控制LDAD引脚跳至低电平，所选择的D／A通道的输出电压得到更新。由于TLC5620I的控制信号要求的VIH较高，所以需要将DSP输出的SPI-CLK、SPISIMO以及I／O口模拟的CS信号的高电平提高，该设计采用MM74HC08器件来实现。

5 软件设计

6 结束语

以TMS320F2812与TLC5620I为例，详细讨论两者的串口通信的硬件接口及软件设计，实现数字信号到模拟信号的转换，扩展TMS320TMS320F2812在控制领域的应用范围。在设计过程中，充分利用TMS320F2812的SPI模块，只有少量的数据线和控制线，使电路设计简化，提高了设计可靠性，并在实际应用中效果良好。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。