基于FPGA的SATA控制器的实现分析

基于FPGA的SATA控制器的实现分析

1 SATAⅢ协议的结构

SATAⅢ协议的体系结构继承了以前的SATA 标准，分为物理层、链路层、传输层和应用层，其结构原理框图如图1 所示。

2 SATAⅢ控制器的设计实现

2． 1 物理层设计

也将由为320ns 缩短为160 ns。这样导致初始化数据段周期错误，无法完成主机与设备之间的初始化。

为了满足规范中OOB 信号的时序要求，本文中重新设计OOB 产生信号，通过手动控制OOB 信号的产生，按周期连续产生不少于6 个周期的OOB 信号。这样，虽然T1仍保持为53.3 ns，但T2和T3的时间间隔可以手动调节，本设计中将其分别扩展为373.3 ns 和160 ns，以保证空闲段周期的正确性，从而完成主机与设备的正常初始化。图3 为chipscope 抓取的物理层初始化信号图。

以上方法通过增加T2和T3的时长来保持OOB信号的周期恒定不变，以满足SATAⅢ协议规范中的定义。考虑到OOB 信号的数据容差较大，本文也实验了保持T3为106.7 ns、T2为320 ns、T1为53.3 ns 的情况，即缩短数据段周期、保持空闲时间的情况。在这种情况下，FPGA 无法完成SATA 协议的初始化，不能与硬盘建立通信连接。

2． 2 链路层设计

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。