基于FPGA的百变逻辑设计

基于FPGA的百变逻辑设计

随着一款产品在研发阶段的日渐成熟，实现的功能也日趋复杂化和多样化，对产品功能实现重定义的应用需求也在日益加大。产品功能重定义就是在不改动设备硬件设计的前提下，通过更改FPGA的程序文件，达到产品功能重定义的方法。

一般的产品在设计时，研发会按照产品的定义完成功能代码的开发，然后用JTAG接口进行烧录、调试，但是等产品上线时，所有的固件就会被固化，并且因为JTAG接口过于笨重，我们一般是不保留该接口；所以也无法在产品完成固化后进行重新烧录进行重定义的操作。

逻辑设计

设置两个区域，第一个区域执行程序1，完成对区域2的管理和升级工作。第二个区域的程序2是我们用户设计的功能程序或者说产品程序。在 FPGA 启动中， 如果我们不升级区域 2 的程序，那么自动通过 ICap 接口跳转到区域2的程序中。 区域1起始地址 0x0，区域2起始地址 0x0100000。

如果希望再次升级的话必须重新给板卡上电使得程序回到区域1中。

流程图如下：

顶层结构图如下：

FPGA uart接收模块，接收上位机发送的数据，并实现波特率为115200的uart协议的串行数据到并行数据的转换，将数据发送至flash_ctrl模块，Flash_ctrl模块是flash的控制模块，该模块自定义了一个简单的协议，根据uart指令来控制flash的擦除、读、写，协议包括三种数据包来对应相应的指令，再将数据发送至对应的模块；而由flash擦除、读、写三个模块处理的数据返回后经过uart_tx模块返回上位机，本文中即返回PC机串口模块。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。