适用于存储器接口的PCB准则

适用于存储器接口的PCB准则

Versal ACAP 中的配电系统

适用于存储器接口的 PCB 准则

Versal 架构提供了与以下存储器架构连接的解决方案：

• DDR4

• LPDDR4/4x

• QDR-IV

所有接口的必需存储器布线准则：

1

判定信号走线长度时，请在布线约束中包含封装延迟，除非另行指定。

2

3

对于多插槽拓扑结构，从一个 DIMM 布线到另一个 DIMM 时，请勿更改层级。

4

信号线必须布线于实体基准内电层上。请勿在空隙处布线。

实体基准内电层上的信号布线

5

请勿在基准内电层分割处布线。

基准内电层分割处的信号布线

6

请将布线置于距离基准内电层和空隙边缘至少 30 mil 外，但引出线区域除外，如下图所示。

引出线区域布线

7

对于双插槽 DIMM 拓扑结构，应将 DIMM #0 布局在离 ACAP 最远的连接器上，以降低 SI 反射的影响。DIMM#1 连接器应布局在离 ACAP 最近的地方。

8

对于使用地址镜像的蛤壳式配置，应确保两条芯片选择线路的终端均充分去耦，并且进出 VTT 的电层/走线厚度足够。

Versal 器件与封装之间的移植

封装移植的高层次目标是确保客户能够在任一管脚兼容封装内跨不同器件使用相同 PCB。封装移植中存在严格的移植设计规则，当前提供的大部分封装都支持在任一给定 Versal 产品组合内进行跨器件移植。但也有跨不同器件系列的封装可提供移植支持。

• VSVA2197 和 VSVD1760：支持在 Versal AI Core 系列与 Prime 系列内进行跨器件移植

• VFVF1760 和 VFVC2197：支持在 Versal Prime 系列与 Premium 系列内进行跨器件移植

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。