基于FPGA 的可编程系统提供完整的 SATA解决方案

基于FPGA 的可编程系统提供完整的 SATA解决方案

图 1 串行 ATA 功能层

图 2 主机和器件之间 DMA 读/写操作的 FIS 流程

图 3 主机和器件之间第一方 DMA 读/写排序操作的 FIS 流程

SATA 有一种并行 ATA 不具备的特性，就是所谓的第一方 DMA。该特性将部分 DMA 引擎控制转移到器件上。这样，器件可缓存命令表，对其重新排序，从而优化性能，这就是所谓的原生命令队列特性。新的 ATA 命令用于第一方 DMA 传输。由于器件不必即时完成命令，而是对其进行排序，因此该操作模式下的 FIS 流程略有不同。读取第一方 DMA命令队列的流程请见图 3 左侧。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。