TI推出双通道16位ADC与时钟抖动清除器

TI推出双通道16位ADC与时钟抖动清除器

ADS42JB69 可最大限度提高系统设计灵活性，是唯一一款整合所有3种 JESD204B 子类(0、1与2)的16位 ADC，可实现数据转换器之间的多器件同步。ADS42JB69 还支持面向确定性时延的最新 JESD204B 标准，无论是否使用外部定时信号，均可实现固定传输延迟。该器件还与现有 JESD204A 标准兼容。

ADS42JB69 与 ADS42LB69 的主要特性与优势

支持三个数字接口选择的最高设计灵活性：

支持 JESD204B 接口的 ADS42JB69可将数据接口通道数从17个锐减至5个，从而显著缩减板级空间，并降低设计复杂性;

ADS42LB69通过17通道双倍数据速率 (DDR) 低电压差分信号 (LVDS) 或10通道四倍数据速率 LVDS 支持传统并行接口设计。

最低功耗：ADS42JB69每通道功耗775 mW，ADS42LB69每通道功耗740 mW;

引脚兼容系列以确保设计高灵活性：最新 ADC 是一个产品系列的组成部分，该系列包括引脚兼容的高性能14位选项。在170MHz IF 下，双通道14位250-MSPS ADS42JB49 (JESD204B) 和 ADS42LB49 (LVDS) 可提供89dBc 的 SFDR 性能以及高达73.4 dBFS 的 SNR 性能;

16位 ADS42JB69与 LMK04828相结合，可为系统设计人员提供一种即可使 JESD204B串行接口符合更少材料清单 (BOM) 成本要求，又能确保无与伦比高性能的便捷途径。LMK04828 不但支持超低抖动及相位噪声，同时还可生成实现多器件同步所需的 JESD204B 子类1系统定时参考信号 (SYSREF)。

LMK04828 的主要特性与优势

性能及功能集成的独特组合：可降低时钟架构的复杂性，同时还可提供能够最大限度提高系统性能、减少系统组件数并降低材料清单 (BOM) 成本的选项;

生成 JESD204B 子类 1SYSREF：高速时钟与 JESD204B SYSREF 伴侣信号配对，可实现多达7个子系统 JESD204B 组件的定时同步;

更高的灵活性：

输出对可配置为器件时钟和 SYSREF 或者两个器件时钟来实施更多高速时钟，充分满足系统需求;

数字延迟、模拟延迟以及零延迟等可编程特性支持各种时钟需求与架构。

以下评估板 (EVM) 可用于加速采用最新16位及14位250 MSPS ADC 的开发：

支持 JESD204B 接口的16位 ADS42JB69SEK 与14位 ADS42JB49SEK;

支持 LVDS 接口的16位 ADS42LB69EVM 与14位 ADS42LB49EVM;

供货情况与封装

采用9毫米×9毫米 QFN 封装的16位 ADS42JB69 (JESD204B) 及 ADS42LB69 (LVDS) 与14位 ADS42JB49 (JESD204B) 及 ADS42LB49 (LVDS) 均已开始提供样片。ADS42JB69与 ADS42LB69以及 ADS42JB49与 ADS42LB49将于2013年第3季度投入量产。

采用9毫米×9毫米 QFN 封装的 LMK04828现已开始提供样片，并将于2013年第1季度供货。对于需要 VCO(工作频率在1.9 GHz 或2.5 GHz 下)的系统，LMK04826将于2013年第1季度早期时候提供样片，并将于该季度末投入量产。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。