电子产品面板控制芯片的后端设计

电子产品面板控制芯片的后端设计

1 版图设计流程

2 版图设计

根据版图设计流程对电子产品面板控制芯片进行版图设计，并针对设计中出现的问题提出具体解决办法。

2.1 设计输入

设计输入是版图设计前的准备工作，需要输入下列4种文件：由前端综合生成的网表文件、时序约束文件、硬宏单元相关文件和由芯片制造厂家提供华虹NEC 0.35 μm CZ6H 1P3AL工艺库相关文件。

另外利用版图设计工具Virtuoso Layout Editor画的振荡器和大驱动电流IO PAD版图，需要采用Abstract Generator工具将版图转变成SoC Encounter所需的LEF文件和时序信息文件。但对于振荡器会出现电源/地无法与Core中的电源网络相连，因此需要手动修改lef文件：在PIN VDD的定义中加入一行Use Power，在PIN GND的定义中加入一行Use Ground即可实现连接。

由DC综合工具生成网表用的SoC Encounter工具进行版图设计时，需在该网表中加入电源/地PAD单元和为不同侧PAD电源环提供电源网络连接的PADComer单元等。另外，在 DC综合后将导出1个时间约束文件，该文件用于SoC Encounter 工具约束布局布线阶段的时序信息。

2.2 平面规划

平面规划是对电子产品面板控制芯片的结构做出整体规划，包括定义Core面积、设置Row结构、摆放端口Pad位置、在Core中放置振荡器和设计电源网络等。

在以往的电源网络设计中，由于没有合适的方法，通常是根据经验进行，而且对电源网络的分析和验证，通常放在版图设计完成之后，这样带来的问题是假如电源网络设计不能满足要求，就会导致版图设计的不断反复，延长芯片的设计周期，推迟芯片上市时间。因此，本芯片电源网络设计采用刚开始时在不考虑电路的时序收敛等条件下快速的完成版图设计流程，进行功耗分析得到芯片Core功耗为2.873 4 mW，然后根据芯片Core功耗来设计电源网络。由于本设计为PAD限制，经计算并留出较大的余量将电源环的宽度设为15 μm，中间放置一条宽度为10 μm水平电源条。

2.3 布局

布局就是放置电子产品面板控制芯片中各个标准单元位置的过程，在布局期间要求优化一个特定的目标函数，这个目标函数通常包括时序、连线长度、拥塞等。本设计采用时序驱动布局将关键路径上的单元放得很近，以缩短连线长度来减小关键路径时延。但为了减少拥塞度，要把连线均匀地分布在版图上，以避免局部拥塞的现象，因此对布局时的最大密度设置为50%。通过对时序分析和阻塞分析，可知这种做法既达到时序收敛，又不会出现拥塞，布局效果良好。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。