GTX/GTH收发器时钟架构应用

GTX/GTH收发器时钟架构应用

PCIe参考时钟设计

XAUI参考时钟设计

1.PCIe参考时钟设计

1.1参考输入时钟

GTX/GTH收发器使用参考时钟产生内部比特时钟用于发送和接收数据。收发器使用PCIe模式时，推荐的参考时钟为100MHz，参考时钟也可以选择125MHz或者250MHz。

PCIe参考时钟推荐的CPLL分频器和时钟设置如图1所示。

图1、PCIe参考时钟推荐的CPLL分频器和时钟设置

对于PCIe Gen3应用，QPLL必须使用，图2显示了推荐的QPLL配置。

图2、推荐的QPLL设置

1.2 并行时钟（PCLK）

在Gen1、Gen2和Gen3中，推荐TX buffer旁路，此时TXOUTCLKSEL必须GTX/GTH收发器参考时钟通过TXOUTCLK端口后作为TXUSRCLK2的源时钟。为了最小化TX lane和lane之间偏移，所有lane的TXUSRCLK和TXUSRCLK2必须来源相同的时钟源。

在Gen1、Gen2和Gen3中，推荐使用RX buffer。当RX buffer应用在同步时钟应用中，GTX/GTH收发器参考时钟为RXUSRCLK和RXUSRCLK2的源时钟。图3显示了PCIe同步时钟应用架构。

图3、PCIe同步时钟架构举例

当RX buffer用在异步时钟应用中，RX恢复时钟来自主Lane0，作为RXUSRCLK和RXUSRCLK2时钟源。图4显示了PCIe异步时钟架构，图中如果使用BUFGMUX原句，则BUFG可以插入PCLK路径中用于平衡路径时序。

图4、PCIe异步时钟架构举例

2.XAUI时钟设计

2.1 参考输入时钟

对于XAUI应用，使用单一156.25MHz参考时钟。如图5所示，参考输入时钟通过IBUFDS_GTE2驱动GTXE2_COMMON。

图4、XAUI时钟架构举例

图5中QPLL推荐的时钟配置如图6所示。

图6、QPLL推荐的时钟配置

2.2 并行时钟

在XAUI操作模式中，GTX/GTH收发器内部数据位宽和FPGA接口位宽为2字节位宽，此时，[TX/RX]USRCLK和[TX/RX]USRCLK2频率相同，即都为156.25MHz。

对于XAUI应用，推荐TX buffer旁路，此时TXOUTCLKSEL设置为3'b011，使用GTX/GTH收发器参考时钟作为TXUSRCLK和TXUSRCLK2时钟源。

审核编辑 ：李倩

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。