java怎么拦截某个对象
253
2022-11-16
印刷电路基板Layout布线时应注意哪些事项
印刷电路基板的噪讯对策
如图1所示,印刷电路基板内的电路可以分成三大类:
*电源/大地电路
*主信号电路()
主信号电路是执行实际电路动作的部位,主信号电路随着电路的种类与用途,还能够再细分成数个单元。接口电路是执行印刷电路基板与外部信号交易(接口)的电路,接口电路以噪讯对策立场而言,它具备防止印刷电路基板外部的噪讯渗入电路基板,以及电路基板内部的噪讯放射至基板外部两种功能。
电源/大地(ground)电路主要功能是提供电源给信号电路与接口电路,大地具备不平衡电路的折返线功能。原本电源与大地必需维持稳定的电位,不过实际上电源与大地会各自产生共通阻抗(impedance),因此在噪讯对策上属于非常棘手部位。
印刷电路基板的Layout
以噪讯对策观点而言,必需根据种类与用途将电路加以分类,才能够将噪讯对策配置(Layout)在印刷电路基板上。原则上高噪讯加害性电路与低抗噪讯电路,最好能够分别配置在独立的电路基板上,不过实际上基于成本与电路规模等考虑,两电路混载情况相当普遍。
数字电路透过主机板端的接口电路,除了与其它基板进行接口(interface)之外,数字接口还能够与外部进行其它接口作业。 模拟电路能够与外部进行模拟信号交易,模拟电路单元设有A/D转换器,为了避免模拟电路对数字接口发生噪讯干扰,因此设置A/D转换器时必需远离数字接口。
印刷电路基板的布线
高频用旁通电容器则设置在IC附近,大多使用数0.01μF左右的陶瓷电容器。理想上每个IC附近最好插入一个旁通电容器,小电流IC每隔2~3个设置一个即可。第二段旁通电容器同样设置在IC附近,如果距离IC太远的话,由于受到图中的电感器影响,容易造旁通电容器效果被削弱等问题。
图5是距离与旁通电容器的互动特性测试结果,图5(a)的旁通电容器与IC的距离为10cm,图5(b)为3cm,两者其它条件完全相同,不过(a)与(b)的效果却截然不同,距离为10cm时旁通电容器几乎未发挥任何作用。
本实验使用数字IC(Inverter),图中的Ⓐ为IC的动作波形,如图所示随着动作波形的变化,IC的电源电流也发生改变。Ⓑ-Ⓒ为电源-大地之间的波形,如图所示Ⓐ变化时,电源内部会产生严重的噪讯。
图6的旁通电容器外观上看似非常靠近IC,实际却是典型的设计不当范例。旁通电容器的效果,基本上取决于电源-大地-图案三者之间的回绕方式,虽然旁通电容器的效果非常大,不过布线的阻抗也非常重要,因此设计上通常会使用非常粗大的图案(图7)。
振动的原因主要是连结(Linking)所造成,以图7(a)为例,由于连结周期与布线长度呈比例,因此图7(a)的连结周期非常长,而且振幅也比较大。图7(a)的Linking最初呈站立状,Ⓐ的波形凸出延伸(亦即图7(a)的上方箭头处与下方③的部位),实际上①部位的波形也呈相同形状。
连结波形之中②部位对照Ⓐ波形的站立,虽然①与③对照呈下降状,不过①、②、③三者的连结振幅彼此相异,主要原因是受到IC的”H”/”L”非对称性特性影响所致,一般IC的”L”电流驱动能力强大者居多,因此此处IC也出现相同现象。
一般低频模拟电路只须一点接地(earth)即可,高频时则需采用Beta earth方式,此时包含大地(ground)在内所有有关电源的布线,也必需采用Beta earth设计方式,至于数字电路空白部位,若以Beta图案填补非常有效。
多层基板的电源与大地(ground)大多采用Beta图案设计方式,主要理由是Beta图案的阻抗比线状图案低,而且Beta图案还兼具遮蔽(shield)信号导线层的功能,这意味着多层基板在噪讯对策上非常有效。 设计信号导线首要工作是缩短信号导线的长度,因此布线前组件的配置技巧具有决定性影响。
基板内的布线大多是不平衡状态,此时电路上必需考虑包含信号线在内的信号折返线(亦即大地线)。信号线与大地线构成的电路,必需避免变成大面积回路(loop)。此外基于crosstalk等考虑,设计上必需尽量避免低抗噪讯信号线与高加害性信号线邻接、平行配置,无法回避时可以在两信号线之间插入大地线(ground wire)。
高阻抗部位的抗噪讯能力不如低阻抗部位,因此高阻抗部位的布线必需采取最短距离设计,或是加长低阻抗部位的布线长度,必要时可以插入缓冲器(buffer)。
长距离布线时信号线的阻抗会变成信号线的阻抗特性,布线很短时布线两端的其中一端会受到低阻抗支配,因此可以将布线整体视为低阻抗。信号线的一端为驱动端,另一端为接收端的设计相当普遍,驱动端的输出阻抗很低,接收端的输出阻抗却很高,信号线很短的场合,驱动端的阻抗可以视为低阻抗。
设计基板布线时必需注意反射造成的连接(linking),尤其是驱动与接收端挟持的信号线,刚好符合产生连接的条件。以往基板不太会发生连接问题,主要原因是在一般尺寸的基板内部,连接的频率大多比信号的频率高(长20cm的图案,频率大约是250MHz)。
此外IC选择取决于信号的频率,低动作频率的IC无法使大于本身频率的信号通过,换言之IC本身具备滤波器效应,即使有高频连接通常都不会造成困扰。不过最近几年信号的频率不断更新记录,基板内部信号与连接的频率非常接近,导致连接问题越来越严重。
高频噪讯(noise)不但会在信号线内部传递,还会透过信号线放射散播,因此单纯在接收端设置滤波器,过滤连接的效果非常有限,根本对策是彻底消弭连接(图10)。信号频率很高时,延缓信号的站立方法容易造成信号本身迟钝,另外一种方法是使接收端适当终结藉此消除连接,不过终结接收端时电流仍旧在流动它会消费电力,基于省能源等考虑一般都是采取驱动端终端设计方式。
中空圆筒状Ferrite beads磁性材料,利用通过中心的导线形成电感器(Induct)。理想性电感器完全没有损失,只有纯粹的电感值,实际电感器则有损失。损失越低表示电感器的质量越高,电感器的质量指针为「Q」,Q值越大损失越低,零损失时Q值为无限大。
不过噪讯滤波器要求适当的损失,尤其是连接防止用电感器的损失如果太低时几乎没有任何效果。图12是两端的反射100%布线,使用零损失理想电感器时的模拟分析连接波形(因为模拟分析可以创造零损失时各种状态)。
由图可知随着电感值的大小,连接的波形与频率也跟着改变,不过连接却不会衰减,连接会随着信号在布线中复数次的往返不断产生,电感值则限制该往返信号的频率。
纯电感值不会消费信号的能量,因此连接不但不会衰减反而会不断产生,此处为了消弭连接,因此要求一定的能量损失,亦即滤波器必需具备适当的损失。Ferrite beads的损失并非单纯的阻抗,它的损失大小具备频率特性,因此透过适当的Ferrite beads特性选择(频率特性、电感值、损失的大小),不但可以使信号的波形迟钝,还能够有效抑制连接。
图13是实际使用Ferrite beads时的波形,值得一提的是Ferrite beads并非连接至基板内的图案,而是直接与接口连接。如图所示13(a)是无Ferrite beads时的波形;图(b)~(d)分别是逐渐增加Ferrite beads电感值时的波形。
图13(b)仍旧残留若干连接;图13(d)出现瘫陷(sag),图中水平部位应该呈平整状,实际上却是急遽下降之后略为提高,至于瘫陷则是电感值过大造成的特殊现象。图13(c)被认为最适宜的Ferrite beads。数字信号的场合,图13(d)比较妥适,不过即使是图13(d)的波形也不会引发误动作。若与图13(c)比较,信号的高频成份反而大幅减少,其结果如图14所示,来自信号信的放射噪讯亦随着降低。
版权声明:本文内容由网络用户投稿,版权归原作者所有,本站不拥有其著作权,亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容,请联系我们jiasou666@gmail.com 处理,核实后本网站将在24小时内删除侵权内容。
发表评论
暂时没有评论,来抢沙发吧~