基于Altera FPGA的视频信号处理的设计与实现

基于Altera FPGA的视频信号处理的设计与实现

1 系统方案

设计的实时视频信号处理显示平台总框图如图1 所示。

CCD数字图像传感器[2]输出分辨率为720×576，帧率为25 Hz的8位YCbCr彩色空间信号，进入FPGA后，FPGA内部的图像处理模块将视频信号从YCbCr信号转换成RGB空间信号，同时分辨率提升到 1024*768，存储控制模块将帧数据存入SDRAM作为缓存，采“乒乓”存储机制，然后通过同步VGA显示控制模块产生的60 Hz1024×768的行、场扫描时序把每帧图像的帧频从25 Hz提高到60 Hz并输出，经过DA和VGA接口后实时的显示在VGA显示器上。

2 系统内部模块设计

2.1 图像处理模块

图像处理部分内部功能模块如图2 所示。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。