基于CPCI总线接口和LVDS接口的接收和传输测试数据实验设计

基于CPCI总线接口和LVDS接口的接收和传输测试数据实验设计

0 引言

1 总体设计

整个设计以FPGA为控制核心，充分利用其强大的可编程能力［2］，能够灵活控制总线传输速率等多个指标，在增加系统通用性的同时，也充分发挥了CPCI总线高速传输的优势。

2 RS422接口设计

3 LVDS接口设计

3.1 硬件接口

3.2 软件逻辑设计

LVDS逻辑控制示意图如图5所示，控制模块由FPGA内部的FIFO完成数据的缓存。上电后，LVDS发送模块向外部发送同步信号Sync，FIFO空标志信号Prog_empty为0时，FIFO读使能信号FIFO_rden_reg置1，将FIFO中的数据读出，然后向外部接口发送，线上空闲时发送无效数据［6-7］。

LVDS接收模块在时钟Rclk的上升沿，对从被测设备接收到的数据进行纠错；在时钟Rclk的下降沿，判断若接收到的数据为有效数，则内部的数据有效信号置1，将有效数据发送给FIFO，通过主控制模块上传至CPCI总线。

4 CPCI总线接口实现

4.1 PCI9054工作模式

4.2 CPCI本地总线接口实现

CPCI本地总线接口是本设计的核心所在。整个CPCI接口的设计思路是：主控芯片FPGA通过桥接PCI9054与CPCI总线交互，由其内部逻辑自定义本地总线的工作时序实现对总线的状态控制，同时产生片内读写及地址信号完成单周期读写和突发传输的功能。在FPGA内部划分一块FIFO作为数据缓存来实现数据突发读取，由其半满信号作为上位机的读取标志。基于这种设计思路，为了保证通信的可靠性，本文设计了类似握手协议的通信方式，具体操作如图6所示。

系统上电复位后状态机在S0状态循环等待。当上位机下发指令时，CPCI总线将Lhold信号拉高来申请本地总线，本地总线将Lholda信号拉高作为应答信号将总线控制权交给PCI9054。然后CPCI总线将Ads#拉低，开启新的总线传输，将命令字写入约定好的地址LA0。FPGA在检测到Ads#有效后离开S0进入S1状态。判断Blast#为低，进入单周期传输模式，判断LW/R#为低，执行Target读操作，即从CPCI总线接收上位机下发的命令字，然后拉高Ready#和Blast#表示单周期读操作结束。接着状态机返回S0继续检测Ads#信号。根据协议，FPGA会接着执行一次单周期Target写操作，将收到的命令字向上位机返回，由上位机对比两次命令字，结果一致表明命令下发成功，否则重新发送。这种增加反馈确认程序的命令下发模式有效保证了命令发送的准确性。

当下发的命令字要求上传数据时，FPGA将内部FIFO缓存的半满标志根据协议写入固定地址，上位机每间隔一定个CLK会自动执行一次单周期读操作，读取该地址的标示内容，若标示有效，则状态机进入DMA突发传输模式时，结束后返回S0状态，继续读取半满标示，直到命令结束。

5 仿真与试验结果分析

调试使用ISE配套的ChipScope Pro软件实时分析本地总线操作时序，图7为单周期读操作时序。在上位机下发上传数据的指令42H后，CPCI总线每400个CLK自动执行一次单周期读操作，判断地址0x3000内的数据标示是否为AA，如果是，说明缓存已准备好有效数据，上位机可以突发取数。经过390个CLK后，上位机开始突发取数，图8为突发取数操作时序，上位机从地址0x0020~0x1820取走FPGA写入的2K数据，每次突发4 B。实际工作时序与CPCI本地接口的理论时序一致。图9是上位机解包后的原始数据，其中包标示用于区分模拟量和数字量，包计数用于鉴定丢包。整个数据文件帧结构完整，包计数连续，没有丢数现象，进一步证明了本设计中CPCI接口与本地接口衔接合理，方案可行。

6 结论

本设计以PCI9054和FPGA控制器为核心，以LVDS为数据传输接口，从软硬件两个方面介绍了CPCI总线和本地总线的交互设计，通过协议转换芯片简化了整个设计，完成了数据传输卡与上位机之间的通信。测试结果表明，本设计方案可行、可靠，同时也可以为PCI、PXI平台的设计提供参考价值。

参考文献

［3］ 赵阳刚，郭涛，黄玉岗。基于FPGA和LVDS的弹载数据回读系统设计［J］。电子器件，2017，40（1）：113-117.

［4］ 郭虎峰，陈香香，李楠。基于LVDS总线和8b/10 b编码技术的高速远距离传输设计［J］。自动化与仪表，2015，30（5）：32-36.

［5］ 任勇峰，彭巧君，刘占峰。基于FPGA的CPCI高速读数接口设计［J］。电子器件，2015，38（1）：148-151.

［7］ 魏丽玲，朱平，石永亮。基于FPGA的图像采集与存储系统设计［J］。电子技术应用，2015，41（11）：67-69，73.

［9］ 李昕龙，刘亚斌，周强。基于PXI/CPCI总线的LVDS数据收发模块设计［J］。微计算机信息，2012，28（9）：105-106，273.

［10］ 王晓君，宇文英，罗跃东。基于FPGA的CPCI和LVDS接口技术及应用［J］。半导体技术，2007，32（3）：248-251.

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。