在用Spartan6生成的Clock时在maping遇到的问题

在用Spartan6生成的Clock时在maping遇到的问题

1. 750M（TMDS输出的IO输出时钟，必须接bufpll） 2. 75M（720P的像素时钟） 3. 150M 4. 100M （系统时钟） 5. 24M （外围设备需要的时钟）

工具是ISE12.2

然后通过ISE自带的Clock_wizard来生成需要的时钟，750M是专门用来做TMDS的IO输出时钟，主要端口定义如下：

--Clock_gen是通过Clock_wizard自动生成的。

而pix_clkx10_pll必须添加bufpll

BUFPLL #( .DIVIDE(5) ) tx_bufpll_inst( .IOCLK(tx_clkx10), .LOCKED(LOCKED), .LOCK(LOCK), .PLLIN(pix_clkx10), .GCLK(pix_clkx2), .SERDESSTROBE(tx_serdesstrobe));

按照上面的时钟定义在mapping的时候出现这样的error：

ROR:Place - ConstraintResolved NO placeable site for U2/tx_bufpll_inst

Mapping completed. See MAP report file "hdmi_top_map.mrp" for details. Problem encountered during the packing phase.

通过添加PLL或者删除其中一个clock，尝试了很多次还是报错。在网上找了，找到了类似的情况，但是没有给出解决方案来。

后来尝试添加约束才搞定的。直接指定bufpll的物理位置：

INST hdmi_encoder_0/hdmi_encoder_0/tx_bufpll_inst LOC= BUFPLL_X1Y5;

估计原因是：bufpll和OSERDES因为不在一个bank下导致无法进行mapping。见图1.

图1. 使用OSEREDS的原理图

Ref

1.S6 constraints for DDR A/D data， From Xilinx User community Forums

2.Spartan-6时钟管理模块的介绍与使用

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。