AWR2243 CSI2接口和外部处理器CSI2的信号连接

网友投稿 311 2022-11-10

AWR2243 CSI2接口和外部处理器CSI2的信号连接

Abstract:

AWR2243 CSI2接口和外部处理器CSI2的信号连接

AWR_DEV_CSI2_CFG_SET_SB通道位置
LANE_POS_POL_SEL 1 2 3 4 5
Default value
x011x101x100x010x001
DATA_LANE0 DATA_LANE1 CLOCK DATA_LANE2 DATA_LANE3

表一 AWR2243 CSI2默认通道位置

CSI2的数据通道可以配置在任何通道位置,但时钟只能配置在位置2、位置3或者位置4,不能配置在位置1和位置5。用户可以使能或者不使能通道差分信号。但数据通道0是(DATA_LANE0)永远使能的,不能关闭。其他通道,当位置设置值为0,表示不使用,也就是不使能。每个通道极性也是可以配置的,也就是差分对里哪个引脚是正,哪个是负是可以配置的。这样的灵活配置可以方便用户对接不同的外部处理器的CSI2接口和更方便的布线。但同时也需要注意,硬件设计的连接要和软件配置匹配,不然接口也无法正常工作。AWR2243使能的CSI2数据通道数可以根据外部处理器的CSI2支持的通道数进行匹配的配置,可以配置1个、2个或者4个数据通道。

AWR2243数据手册里的引脚信号名称(signal name)是根据默认的通道配置来命名的,具体请参考表二。AWR2243的CSI2相关引脚号(pin number)和通道位置的关系请参考表三。AWR2243的CSI2接口和外部处理器的具体信号连接可以参考图1。

表二 AWR2243 CSI2相关引脚

AWR2243引脚号通道位置
G15, G14 1
H15, H14 2
J15, J14 3
K15, K14 4
L15, L14 5

表三 AWR2243 CSI2引脚和通道位置的对应关系

图1 默认通道位置配置下单片AWR2243和处理器CSI2接口连接示意图

AWR2243 CSI2接口输出的原始ADC数据格式

外部处理器的CSI2数据格式配置需要和AWR2243的ADC数据位数匹配。如果ADC数据位12位,外部处理器的CSI2的数据格式要配置为RAW12。如果ADC数据位14位,外部处理器的CSI2的数据格式要配置为RAW14。如果ADC数据为16位,外部处理器的CSI2数据格式要配置为RAW8。如果ADC数据为16位复数,对于一个采样点,AWR2243的CSI2接口上会先输出16位实部数据的低8位,然后输出实部数据的高8位,接下来输出虚部数据的低8位,最后是虚部的高8位。

CSI2帧的宽度(单位:位) = 每个chirp的采样点数 x 接收通道数 x 2(复数采样)或者1(实时采样)x 每个采样点的位数

CSI2帧的高度 = 每帧包含的chirp个数

下面是不同模式数据数据输出的一个例子,Rx0、Rx1、Rx2、 Rx3表示不同的接收通道。接收通道后面的数字表示采样点个数。N+1为每个chirp的采样点数。

交织模式:

Rx00Rx10Rx20Rx30Rx01Rx11Rx21Rx31.......Rx3N

非交织模式:

Rx00Rx01Rx02Rx03.....Rx0N Rx10Rx11Rx12Rx13.......Rx3N

AWR2243的CSI2传输格式和数据包封装格式可以参考AWR2243数据手册里9.4.1 A2D Data Format Over CSI2 Interface章节的内容,这里就不重复了。

其他

AWR2243的CSI2支持最高数据位速率(Data bit rate)为600Mbps,DDR时钟最高为300Mhz。外部处理器CSI2支持的最高时钟至少要等于AWR2243 配置的CSI2输出时钟。

在硬件设计上,由于CSI2是高速信号接口,CSI2的数据、时钟差分信号在布线上要满足高速信号的要求,走线长度要尽量相等。

版权声明:本文内容由网络用户投稿,版权归原作者所有,本站不拥有其著作权,亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容,请联系我们jiasou666@gmail.com 处理,核实后本网站将在24小时内删除侵权内容。

上一篇:USB Type-C开始一统接口标准,连接器的数量会越来越少
下一篇:华为网络——浮动路由与VRRP原理
相关文章

 发表评论

暂时没有评论,来抢沙发吧~