基于FPGA实现UTOPIA LEVEL2接口时序的的发送和接收模块设计

基于FPGA实现UTOPIA LEVEL2接口时序的的发送和接收模块设计

1、引言

2、UTOPIA LEVEL2接口功能和时序分析

2．1接口功能描述

图1连接参考结构图

2．2接口时序分析

UTOPIA LEVEL2接口分为发送（TX）和接收（RX）两两组接口，参考点为ATM层，其中TX的方向为ATM层到物理层．RX方向为物理层到ATM层。接口支持两种传输方式。第一种是字节级握手传输方式，它是以字节为基本单位进行传输的，控制信号是以字节和ATM信元为基础的；第二种是信元级握手传输方式，它是以信元为基础的。本设计当中采用了只有1个TxClav信号和1个RxClav信号的接13方式和基于信元级的握手传输方式，8位数据总线宽度。

2．2．1发送接口时序

UTOPIA LEVEL2发送接口包括如下信号：

TxData（7.0）字节宽度的数据信号，由ATM层传送到物理层。

Txsoc：信元起始信号，当TxData上出现信元的第一个有效字节时，由ATM层把TxSoc置为高电平。

TxEnb*：传输使能信号，TxData上包含有效信元数据时，由ATM层把TxEnb*置为低电平。

TxFull*／TxClav：满／信元可用信号，对于字节级流控制，TxFull*是物理层发向ATM层的低电平信号，表明物理层最多还能接纳4个字节。对于信元级流控制，TxCIav由物理层发向ATM层，置高表示物理层可以接收一个完整的信元。

TxAddr［4..0］：地址信号，是ATM层发向MPHY层的5位信号，用以选择MPHY端口。

另外还有两个可选信号：TxPrty用于奇偶校验，TxRef*为同步设置。

这些信号必须满足如图2所示的时序关系，才能正确实现发送接口功能。

图2信元级发送接口时序图

如图2，N-3、N-2、N-1、N、N+1、N+2、N+3为已配置的物理层端口地址，ATM层通过TxAddr［4..0］发出地址轮询信号：N-3，1F，N-2．1F，N-1，1F，N，1F，⋯，如果某一个端口的物理地址在被轮询到时，恰好有空闲的接收缓存，则向ATM层发出一个有效的TxClav信号；如果此时ATM层有信元要发送，将有效的端13地址送上地址线TxAddr［4..0］，在下一个周期置TxEnb信号有效，同时发出TxSoc信号，表示信元开始发送，在TxData［7..0］上发送信元数据。在发送信元过程中，继续轮询物理层端口，但对当前正在发送的端口在数据P44之前检测到的Txclav信号无效。

2．2．2接收接口时序

UTOPIA LEVEL2接收接口包括如下信号：

RxData［7..0］：字节宽度的数据信号，由物理层传到ATM层。

RxSoc：信元起始信号，表示信元的第一个数据已经出现。

RxEnb*：传输使能信号，RxData上包含有效数据时，由AIM层把TxErib*置为低电平。

RxEmpry*／RxClav：空／信元可用信号，对于字节级流控制，RxEmpty*是物理层发向ATM层的低电平信号，表明物理层已经没有有效数据发送。对于信元级流控制，RxClav由物理层发向ATM层．置高表示物理层有—个完整吲高元传输给A1’M层。

RxClk：时钟信号，ATM层发向物理层的数据传输侗步时钟。

RxAddr［4..0］：地址信号，是ATM层发向MPHY层的5位信号，用以选择MPHY端口。

另外还有两个可选信号：RxPrty用于奇偶校验，RxRef*为同步设置。

这些信号必须满足如图3所示的时序关系，才能正确实现接收接口功能。

图3信元级接收接口时序图

如图3，ATM层通过RxAddr［4..0］发出地址轮询信号：N-3，1F，N-2，1F，N-1，lF，N，lF，⋯，当被轮询的物理层端口有信元要发时，向ATM层发出一个有效的RxClav信号；如果此时ATM层有空闲的缓存时，将有效的端口地址送上地址线RxAddr［4..0］，并置RxEnb信号为有效，在此有效期间，物理层有效端口发出RxSoc信号表示信元开始发送，信元数据开始在RxData［7..0］数据线上传输。在接收信元过程中，继续轮询其他物理层端口，RxClav在本端口接收过程中不被轮询，因为RxClav一直有效至当前信元接收结束。

3、UTOPIA LEVEL2接口的FPGA实现

3．1发送模块设计

图4发送模块仿真时序

3．2接收模块设计

4、结论

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。