基于S698PM的CPCI接口的Space Wire数据总线终端系统硬件设计方案

基于S698PM的CPCI接口的Space Wire数据总线终端系统硬件设计方案

随着航天技术的不断发展和研究的不断深入，星载数据总线作为航天器中各个设备和子系统之间的“骨架”和“神经”，其对数据传输的处理能力直接影响着整个系统的性能，为此需要一种高速、可扩展、低功耗、低成本的通用通信链路接口来满足星载数据传输要求。文章主要阐述了针对星务计算机上基于S698PM的CPCI接口的Space Wire数据总线终端系统的硬件设计，为今后S698PM多核处理器和Space Wire总线在我国其他航天任务中的应用打下了良好的基础。

0引言

Space Wire技术是欧空局为解决星上数据传输问题而提出的一种新的高速 (2 Mb/s~400 Mb/s)、点对点、全双工的串行总线网络。Space Wire不仅具有较高的数据传输速率，而且加强了在线错误检测和恢复、故障处理和保护以及系统时间广播等方面的功能，使之更加适应航天器的空间运行环境。本文在研究Space Wire总线的基础上，分析了Space Wire总线接口终端的设计与实现，并着重分析了系统中主要组成部分的功能和设计。

1Space Wire网络系统概述

Space Wire网络采用的路由方式为动态路由，就是节点和节点之间以及节点和路由器之间没有固定的数据通道，而是根据需要进行改变，不同源节点与目的节点之间的通信数据可以通过动态路由方式共用一条链路完成交叉传输，从而通过有限的物理链路建立起大量的节点之间的“虚拟信道”；Space Wire系统由多个链路、节点和路由器组成。节点是在网络中进行包传输的源点和目的点；链路提供从一个节点到另一个节点间进行包传输的媒介。节点可以直接通过链路连接或者通过路由器连接；路由器将多个节点连接在一起，通过一定的路由机制将来自一个节点的数据包路由到其他节点上去［1］。图1为Space Wire网络示意图。

2设计与实现方案

本文设计的Space Wire终端系统采用直接从模式设计，支持4路Space Wire总线通信，主要由处理器控制模块、存储器模块、Space Wire驱动模块和CPCI接口模块4部分组成。

2.1终端系统总体结构

本文设计的Space Wire终端系统硬件主要由处理器控制模块、存储器模块、SPW驱动模块和CPCI接口模块组成，图2所示为 Space Wire终端系统结构框图。此终端系统遵循ECSSEST5012C协议规范，通过Space Wire总线接口实现各个设备与子系统之间高速、实时、确定、可靠的数据交换。

2.2处理器控制模块

本文设计的Space Wire终端系统，处理器控制模块选用珠海欧比特控制工程股份有限公司的一款多核并行处理器SoC芯片S698PM，图3为S698PM芯片结构框图。此芯片采用对称多处理架构（SMP），7级流水线，遵循SPARC V8架构标准，内部集成4个相同的高性能处理器核心和丰富的片上外设总线资源（包括Space Wire、1553B、CAN、以太网等），融入了三模冗余容错、存储器检错纠错、指令流水线重启等技术，支持RS232、JTAG、Ethernet在线调试，具有“抗辐照、高集成度、低功耗、超稳定、长寿命、小型化”等特点，为我国卫星、飞船、空间站、深空探测器等外太空电子智能系统及装备提供抗辐照、高性能、高可靠的核心处理器芯片的保障和支持。

处理器控制模块主要实现Space Wire节点的数据收发、字符判别、数据流控制、链路错误检测与恢复以及与CPCI 9032通信接口通信等功能。Space Wire链路接口主要由接收器、发送器、控制器组成。下面简单介绍Space Wire 节点控制器的工作过程。图4所示为Space Wire节点控制器功能结构框图。

控制器根据外部输入的链路控制信号，复位或使能接收器和发送器，在接收器和发送器输出的状态信号基础上判断链路是否建立连接以及链路是否发生错误，在发生错误后执行错误恢复操作，重新建立链路连接。

接收器负责根据输入的数据和状态信号恢复采样时钟，并以此时钟为基准对数据信号串并转换以及判断接收到的字符类型，将判断出的字符类型送到控制器；另外，接收器负责时钟恢复、数据解析、数据错误和状态的检查等，并将检测到的错误信号送到控制器，由控制器完成错误恢复。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。