设计和调试高速存储器接口的高效设计流程模型介绍

设计和调试高速存储器接口的高效设计流程模型介绍

赛灵思存储器接口生成器

赛灵思提供存储器接口生成器工具为其FPGA器件生成存储器接口内核。

校准注意事项

图1- CORE Generator MIG工具支持多代赛灵思FPGA。

时钟生成器和内建自测试电路（BIST）

我们采用赛灵思MIG工具生成所有存储器接口设计。不过在一些设计实例中我们则不用MIG工作流程。我们使用的FPGA所在的电路板是针对各种用户和应用设计的。因此我们要设计一个定制时钟生成器与复位模块，提供用户应用所需的所有时钟和复位。这意味着应移除MIG生成的基础架构模块并从我们的定制模块为存储器接口提供时钟和复位。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。