TLK3132工作原理 CPRI接口应用(二)

TLK3132工作原理 CPRI接口应用(二)

1.1 CPRI接口

CPRI帧分成基本帧单元和超帧单元。基本帧单元的帧频是3.84MHz，包括16个字（表示为W=0…15，其中W0为控制字，后15个字为I/Q数据），根据不同的链路速率，字的长度分别为8bits、16bits（如图7所示）、32bits。超帧单元是由256个基本帧单元组成，其中，第1个基本帧单元里的控制字写入K28.5标志作为超帧的同步控制信息，其余的255个基本帧单元里的控制字包含控制和管理字（C&M）、厂商自定义控制字等，并预留一些控制字。

图7 线速率1228.8Mbps的CPRI基本帧结构

在高速数据链路通信中，抖动指标是非常关键的，CPRI接口相应推荐了高速串行信号的眼图和抖动规格。在SERDES发送侧，CPRI要求的眼图模板如图8所示。

图8 CPRI接口发送输出眼图模板（E.x.LV）

在CPRI接口的实现中，TLK3132完成高性能的串/并、并/串转换，以及CPRI帧的同步和8B/10B编解码，即CPRI接口物理层的相关功能实现。

1.2 应用例子

图8 TLK3132在CPRI接口的典型应用

START

CLAUSE 22 //选择CLAUSE 22模式

WRITE（00， 8000） //软件复位芯片，即对所有寄存器进行复位

READ（11， 3590， FFFF） // 验证MDIO 功能是否正常

WRITE（1E， 9100） //把0x3FF0写入0x9100寄存器，差分参考输入作为SERDES Core的参考时钟

WRITE（1F， 3FF0）

WRITE（1E， 9000） //高频倍频器的倍频系数设为10

WRITE（1F， 1515）

WRITE（1E， 9001） //设置CH0为1/2速—1228.8Mbps、CH1为全速—2457.6Mbps

WRITE（1F， 6060）

WRITE（10， 8400） //并行接收时钟选择各自通道的恢复时钟

WRITE（1F， 1005）

WRITE（1E， 9004） //设置CH1通道接收为交流耦合、自适应均衡

WRITE（1F， 1005）

WRITE（1E， 900A） //设置CH0通道串行发送端的摆幅为1000mV，去加重为9.52% （0.87dB）

WRITE（1F， 0B21）

WRITE（1E， 900C） //设置CH1通道串行发送端的摆幅为1000mV，去加重为9.52% （0.87dB）

WRITE（1F， 0B21）

WRITE（10， 8C00） //数据通道复位

PAUSE（100） //等待芯片配置生效

WRITE（1E， 901B） //检查SERDES Core内部锁相环是否锁定

READ（1F， 0011， 0011）

STOP

1.3 实验测试

图9 1228.8Mbps发送侧眼图（经5inches FR4走线，调整了最优的去加重补偿）

图10 2457.6Mbps发送侧眼图（经5inches FR4走线，调整了最优去加重

2 总结

为了降低无线网络的组网成本和提高覆盖范围，射频拉远技术广泛应用在3G网络建设，可把原基站内的基带单元和射频单元通过标准化接口（如CPRI等）进行分离，达到一处机房多处天线配置的网络布局，以减少运营商对固定机房的投资。作为CPRI接口实现的一个关键技术—高速串并/并串收发器，TLK3132提供非常优越的SI性能、标准的8B/10B和通道同步处理、灵活的片内时钟产生和分布等，完全能满足高可靠、多速率的CPRI接口标准要求。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。