采用CPLD技术实现PCI从设备接口的设计

采用CPLD技术实现PCI从设备接口的设计

文中主要介绍了采用CPLD实现32 bit 33 MHzPCI从设备接口的设计方法，该从设备接口模块遵从PCI规范2.2版，实现了资源的自动配置，支持突发传输，并为用户提供了一个简单的接口。设计完成后配置到一块PCI开发板上的CPLD中，系统工作稳定、可靠，验证了该设计方法的工程可行性。

1、 PCI总线协议简介

表1 PCI从设备接口信号线

表1中，#表示信号低电平有效，否则为高电平有效。IN表示标准的输入信号，OUT表示标准的输出驱动信号，T/S表示双向的三态输入/输出信号，S/T/S表示持续且低电平有效的三态信号，O/D表示漏极开路信号。

2、 PCI从设备接口的CPLD实现

图1 PCI从设备接口的内部结构框图

表2 用户总线信号定义

2.1 状态机

图2 PCI从设备状态机

表3 状态机的状态名、状态变量和状态说明

PCI目标状态机状态转移有以下几种情形：

（1）Idle→B_busy→Idle，地址译码设备未被选中，则处于B_busy总线忙状态等待总线交易结束，直到FRAME#失效当前总线交易结束才返回Idle.

若访问为突发访问，当惟一的数据期完成以后，总线停留在Backoff状态等待主设备无效FRAME#，然后交易结束。

（4）Idle→B_busy→Wait→（R_wait）→Data→（L_data）→（Backoff）→Turn_ar→Idle，突发数据交易，读交易则插入读等待状态R_wait.若从设备提出终止，则插入L_data和Backoff状态与主设备断开连接；若是主设备提出终止则正常的结束总线交易。

在设计中，配置访问不支持突发传输，总线时序和情形（3）一致；而内存访问支持突发传输，情形（3）和（4）的时序均会出现。用户应用可以通过Ready和Term信号不同的输入组合来控制状态机的状态转移，如表4所示。但是在本设计中的顺序要么是先等待，然后正常数据交易、正常结束或者提出断开连接；要么是先等待，然后重试直接断开连接，只有这两种顺序，用户应用不能在正常数据交易期中再插入等待状态，这是不允许的。

表4 Ready和Term输入组合说明

2.2 配置空间

配置空间是容量为256 Byte并具有特定记录结构或模型的地址空间，包括头标区和设备有关区，前64 Byte是头标区，用来唯一的识别设备，并使设备能以一般的方法控制，是PCI设备必须实现的。

表5 PCI配置空间字段值及说明

2.3 译码

译码模块包括命令译码、地址译码。在总线交易的地址期，译码模块通过将AD信号线地址期的值与配置空间基址寄存器值相比较，确定访问是否落在本设备的地址空间范围内；或确定是否被选作配置访问的目标设备。同时对地址期C/BE信号线的值进行命令译码，确定总线访问的类型，本模块支持配置读、写和内存读、写4种PCI总线访问方式。若译码后设备被选中，则发送HIT信号通知状态机做进一步处理。

表6 支持的PCI总线命令

2.4 数据通道

在总线交易的地址期，数据通道锁存AD总线上的地址信号，并在IRDY#和TRDY#同时有效的时钟上升沿，将地址自动增加一个双字地址并提供给用户接口。

在数据期，写交易时将AD总线上的数据写入配置空间或者用户设备，在读交易时数据通道负责将要读出的配置数据或用户设备数据锁存送到AD总线上，并产生偶校验值送给奇偶校验模块。数据通道为PCI访问配置空间和用户设备提供了一个地址和数据接口。

2.5 奇偶校验

2.6 重试模块

从设备接口如果承诺了一个数据交易，则必须在16个时钟周期内准备好发送和接受数据，否则超时重试。如果用户设备被选作交易的从设备，但没有准备好，无法开始起始字节的数据交易，则状态机一直处于等待状态，如果在规定的时间内用户设备仍没有有效Ready信号，该模块通知状态机超时重试，然后断开连接。

2.7 其他逻辑

该部分主要包括一个总线选择器和一个三态总线驱动器。总线选择器根据总线访问的类型，选通配置空间读数据或用户设备数据送至数据通道；三态总线驱动器对输出到用户设备的数据进行三态驱动。

3 、时序仿真

图3 内存突发读访问的时序仿真波形

图4 内存突发写访问的时序仿真波形

4 、结束语

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。