PCI总线至UTOPIA接口控制的CPLD设计实现

PCI总线至UTOPIA接口控制的CPLD设计实现

摘   要： 本文采用

的

实现了PCI总线至UTOPIA

的逻辑转换控制，为低成本实现ATM终端奠定了基础。

引言

技术凭借其高速、方便等特点而被广泛应用于通信领域。本文采用Altera的CPLD实现了PCI总线至UTOPIA接口的逻辑转换控制，该设计再配上ATM线路成帧部件即可成为基于个人电脑的ATM终端设备，从而改善因成本较高、市场需求不足等原因而制约ATM网络终端设备发展的局面。虽然目前有许多专用芯片都可完成PCI接口的控制功能，但从节省成本，提高效率，更紧密地与支持UTOPIA2接口的线路芯片相配合考虑，我们将采用可编程

设计这一转换控制逻辑。

图１  PCI读操作时序

图２ PCI写操作时序

图3   系统总体框图

图4  PCI读时序仿真

图5  PCI 写时序仿真

图7  ADC2时序仿真

PCI总线支持突发式的数据传输模式，所以在数据周期有字节使能信号与之对应。信号C\BE#[3..0]在数据期表示字节使能。32bit的数据宽度分为4个字节，C\BE#[3..0]信号上低电平的位表示对应字节在这个数据期传送的是有效数据。协议建议，有效字节出现在自然位。 UTOPIA2协议接口要求 UTOPIA2协议定义了一种PHY层和ATM层之间的接口模式。在其level2的补充中允许系统工作频率为33MHz。这样就简化了PCI总线上面ATM层的设计。 UTOPIA2接口分为发送接口和接收接口。在发送接口处，数据流从ATM层流向PHY层；接收接口处，数据流从PHY层流向ATM层，两个接口都由ATM层控制。发送接口的数据由TXDATA[8..0]传送，TXSOC有效表示正在发送信元的头字节,只有TXENB*有效时PHY层才接收数据。 TXFULL*/TXCLAV由PHY层驱动。以字节为单位传输时，TXFULL*有效表示PHY在4个写周期之后将不再接收数据；以信元为单位传输时，TXCLAV无效表示在当前信元发送完成之后PHY将不再接收新的信元。接收接口主要由RXDATA[8..0]、RXENB*和RXEMPTY*/RXCLAV组成，它们之间的逻辑关系和发送接口类似。

结语 本文介绍了一个把EDA技术运用到通信领域的一个实例，这个设计利用CPLD实现了PCI控制以及PCI接口至UTOPIA2接口的转换，为高效、低成本地使PC成为ATM网络终端设备奠定了基础。从时序图看，完全符合设计需求。这种利用EDA技术实现ATM网络终端设计简单、成本不高、灵活性强，并且可以很方便地移植到其它可编程器件上，具有较强的实用价值和经济价值。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。