IR-UWB通信系统高速USB接口的设计与实现

IR-UWB通信系统高速USB接口的设计与实现

1 高速IR-UWB通信系统方案和实现    如图l，图2所示。IR-UWB通信系统由计算机端信源信宿、UWB发射机、UWB接收机、基带信号处理、超宽带收发天线组成。该系统中，传输信号中心频率达到3．5 GHz，UWB脉冲包络宽度在4～6 ns之间，频谱带宽不小于500 MHz，室内传输距离在10 m以内，发射信号谱型满足FCC频谱模板要求，其信道传输速率可以达到100 MB·S-1。

1．1 基带传输方案    基带部分是UWB通信设备的关键模块。它主要完成信道编解码、终端与通信系统的连接，如图3所示。

若u_flagc=1表示USB设备中有数据。FPGA控制电路从USB芯片中读取数据，接下来判断FPGA控制电路的缓存是否还有空间，如果缓存未满，则将从USB芯片中读得的数据写入FPGA缓存中。在实际调试中发现，wrfull为高电平不会出现，因为在有效时间段内，读取数据的速率要比写入快。

2．3数据组帧模块    完成将数据组帧和短包发送功能。当1 kB FIFO中数据有512 bit时，进行数据打包发送，即首先发送帧头数据E25F35，接着发送表示帧长度的数据，最后发送512 bit的帧数据。当传输文件的最后一帧数据不足512 bit时，才用短包发送功能。首先将剩余数据打包，先发送帧头数据，再发送剩余数据大小，最后发送剩余数据。    数据流在物理层上是以帧为单位进行传送的，因此将数据送入物理层之前必须对数据进行组帧。数据帧结构，如图7所示。

24 bit代表这个包的包头，其值为E25F35。9 bit代表这个包中有效数据的bit数。512×8 bit代表512 bit数据，其中有效数据的个数由包头前面的9 bit所标识。接收端只有在检测到包头E25F35后，才会处理包头前面的9 bit和包头后面的512×8 bit。

3．2 接收端USB接口芯片控制电路    流程如图11所示。

将数据写入128 kB FIFO的条件是：    (1)帧同步，即能够检测到有效的帧头数据E25F35；    (2)若frame_length表示帧长度数据，fifo_depth表示FIF0可以容纳的数据深度。128 kB FIFO中有frame_length的剩余空间可以容纳数据，否则丢掉该帧数据。检测条件是usedw+frame_length3．4 接收端USB接口电路实现    接收端USB接口电路，如图13所示。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。