采用CH365通用PCI接口芯片实现接口电路的软硬件设计

采用CH365通用PCI接口芯片实现接口电路的软硬件设计

1、引 言

2、PCI总线的特点

PCI的地址空间有3类：存储器、I／O和配置地址空间。存储器空间和I／O空间同以前的ISA总线规范相同，而配置空间是PCI所特有的。配置空间使系统处理器能够枚举PCI总线上的各种设备，并根据设备要求自动配置存储器和I／O的地址空间。操作系统在自检的过程中检测所有PCI设备，读取设备的配置信息，并给每一设备分配系统资源，如中断、I／O空间、存储器空间等。在PCI系统结构中，为每个PCI都提供了256个字节（至少是前64个字节）的配置空间，这256个字节的配置空间中前64个字节称为头区域，是每一个PCI设备都应该实现的，他的主要功能是识别PCI接口设备，以及PC访问板卡的方式等。其余的192个字节根据不同的PCI设备有所不同。

PCI接口电路至少实现如下功能：

（1） 高速的地址产生单元；

（2） 地址译码及命令译码单元；

所以若用FPGA芯片直接设计PCI接口则难度大且开发周期长，而专用的PCI接口芯片可以实现完整的PCI主控模块和目标模块接口功能，将复杂的PCI总线接口转换为相对简单的接口。

目前常用的PCI专用接口芯片有PLX公司PCI90XX系列，AMCC公司S59XX系列，南京沁恒公司的CH365通用PCI接口芯片。其中南京沁恒公司的CH365是国内自主开发的PCI总线接口芯片，CH365将32位高速PCI总线转换为简便易用的类似于ISA总线的8位主动并行接口，并提供独有的本地硬件地址请求功能，适合制作低成本的基于PCI总线的计算机板卡，以及将原先基于ISA总线的板卡升级到PCI总线上。另外CH365价格便宜、使用方法简单，非常适合用于短周期、低成本PCI接口卡的制作。其一般应用框图如图1所示。

CH365是一个连接PCI总线的通用接口芯片，可将32位高速PCI总线转换为主动8位并行接口并提供16位地址，可以进行I／O及存储器的读和写，可以设定PCI板卡的设备标识。

CH365的地址引脚A15～A0用于提供相对于基址的偏移地址，引脚D7～D0为双向数据引脚，与设备相连。IOP_RD用于提供I／O读选通信号，IOP_WR用于提供I／O写选通信号，MEM_RD用于提供存储器读选通信号，MEM_WR用于提供存储器写选通信号，上述引脚均为低电平有效。与PCI总线相连的引脚直接与PCI总线对应。

4、 PCI接口卡的设计和实现

4.1 原ISA接口卡简介

原ISA总线接口卡总线接口原理框图如图2所示。

4.2 PCI接口卡的设计和实现

为了实现PCI总线接口需在原ISA接口板上加上CH365芯片及其周边电路。CH365芯片与PCI总线的连接符合PCI总线规范，而CH365芯片提供的本地总线接口端与ISA总线接口类似。为了减少总线接口改变带来的改动，本文利用CH365芯片的本地硬件地址功能设定接口卡的本地硬件地址。

4.2.1 本地硬件地址功能的实现

CH365提供一种可以由板卡制造商选定PCI设备I／O口地址的方法，即本地硬件定址，其原理是将PCI设备的部分I／O口地址译码，通过外围的二级译码电路来实现。外围的二级译码电路比较简单，与ISA总线的I／O译码电路类似，CH365将PCI总线I／O操作地址同步提供给外围电路，当外围电路对地址译码匹配后，向CH365请求本地硬件定址，再由CH365请求PCI总线在该特定I／O口地址范围内进行读写操作。

为启用CH365提供的本地硬件定址功能，需将CH365局部数据总线端中D4线弱下拉接地（即设定值=0），以设置CH365工作于本地硬件定址模式。外围二级译码电路可由GAL16V8实现。

4.2.2 双口RAM的读写

4.2.3 PCI接口卡设计中应注意的问题

4.2.4 PCI接口卡的硬件电路原理

PCI接口卡的硬件电路原理框图如图3所示。

5、 结 语

本文所述，通过增加一片CH365芯片，采用硬件地址方式所设计的PCI接口卡，可获得和原ISA卡完全相同的性能。而用户计算机控制程序不用作任何修改，仅仅在PCI板卡插入计算机过程中，添加CH365芯片的驱动程序而已，从而避开繁杂的PCI总线接口规范标准，大大简化了PCI接口卡设计的难度，同时也极大地降低了PCI卡开发和制造的成本，具有较好的市场前景。本文所升级的PCI接口卡已经实际使用，功能正常，取得了很好的效果。

版权声明：本文内容由网络用户投稿，版权归原作者所有，本站不拥有其著作权，亦不承担相应法律责任。如果您发现本站中有涉嫌抄袭或描述失实的内容，请联系我们jiasou666@gmail.com 处理，核实后本网站将在24小时内删除侵权内容。